小柚

13800138000|xiaoyou.ic@example.com|上海市

个人总结

电子科学与技术专业应届生,专注于数字IC验证领域。熟练掌握SystemVerilog与UVM验证方法学,具备扎实的总线协议理解能力。在校期间通过多个流片级项目实战,积累了从环境搭建到覆盖率收敛的完整验证经验,致力于在半导体行业深耕。

工作经历

数字IC验证实习生

紫光展锐

2025-07 - 2025-10
  • 参与某款通信基带芯片的子模块验证工作,基于UVM架构搭建测试环境,编写Testcase覆盖边界场景,使模块代码覆盖率从85%提升至98%。
  • 负责AXI4总线协议的检查器(Checker)开发,利用SVA断言捕捉时序违例,在回归测试中成功拦截3处潜在的数据死锁问题。
  • 协助资深工程师进行 nightly build 的回归测试分析,利用Python脚本自动化解析日志,将故障定位时间平均缩短了30分钟。

项目经历

RISC-V处理器核验证平台

校内实验室

2024-09 - 2025-01
  • 独立构建基于SystemVerilog的UVM验证环境,采用Factory机制实现测试用例的动态配置,支持指令随机化生成,累计运行测试用例超过5000次无遗漏。
  • 设计并实现了Scoreboard比对模型,通过TLM端口接收DUT输出并与参考模型对比,有效发现了流水线冒险处理逻辑中的2处功能性Bug。
  • 制定验证计划并执行覆盖率驱动验证(CDV),最终实现功能覆盖率100%收敛,项目获评校级优秀毕业设计。

高速UART接口控制器验证

课程大作业

2024-03 - 2024-06
  • 针对异步串口通信协议,编写了包含激励发生器、驱动器及监测器的完整验证组件,重点覆盖了波特率误差容忍度测试。
  • 引入受约束的随机验证策略,模拟噪声干扰下的数据传输场景,验证了FIFO溢出处理机制的鲁棒性,确保数据零丢失。
  • 使用Verdi进行波形调试与信号追踪,优化了复位序列的时序约束,将验证周期从2周压缩至5天。

教育背景

电子科技大学

本科 · 电子科学与技术

2022-09 - 2026-06

技能专长

验证语言与方法学

SystemVerilog · UVM · SVA · OOP

仿真与调试工具

VCS · Verdi · QuestaSim · DVE

脚本与操作系统

Python · Tcl · Perl · Linux

总线与协议

AXI4 · AHB · APB · UART · I2C

理工类入门2026/7/3

数字IC验证工程师简历范文(电子/半导体校招)

数字IC验证工程师 电子/半导体 应届生

专为电子/半导体行业校招打造的数字IC验证工程师简历范文,涵盖SystemVerilog、UVM验证方法学及总线协议等核心技能,助力应届生斩获20k-35k高薪Offer。

#数字IC验证工程师简历 #电子/半导体校招简历 #SystemVerilog简历范文 #UVM验证方法学 #应届生求职

核心亮点

精准匹配电子/半导体校招需求
突出SystemVerilog与UVM验证项目经验
优化总线协议与脚本语言技能展示

适用人群

本范文特别适合数字IC验证工程师岗位的求职者参考学习, 通过具体的工作经历和项目经验展示,帮助您了解如何突出电子/半导体 行业的核心竞争力。

同样优秀的理工类范文

简历写作

专业指导,提升简历质量

参考范文,制作您的专业简历

借鉴优秀范文的写作技巧,选择合适模板,使用AI智能填写功能,快速完成简历制作